Rockchip RK3066 - описание процессора
Статьи
RK3066 – малопотребляющий, высокопроизводительный процессор для мобильных телефонов, персональных мобильных интернет устройств и других цифровых мультимедийных устройств. В RK3066 интегрировано два ядра ARM Cortex-A9 с раздельными NEON и FPU сопроцессорами. Множество мощных встроенных аппаратных решений обеспечивают оптимальную производительность для конечных приложений. RK3066 поддерживает декодирование полноформатного видео с разрешением 1080 пикселей со скоростью до 60 кадров в секунду, также поддерживается H.264/MVC/VP8 кодирование с разрешением 1080 пикселей со скоростью до 30 кадров в секунду, высококачественный JPEG кодер/декодер, специальный препроцессор и постпроцессор для обработки изображений.
Встроенный 3D GPU делает RK3066 полностью совместимым с OpenGL ES2.0 и OpenGL ES1.1, OpenVG 1.1. Специальный аппаратный 2D движок с MMU увеличивает производительность дисплея и обеспечивает высокую плавность операций.
RK3066 имеет высокопроизводительный интерфейс с внешней оперативной памятью (DDR3, LPDDR2, LVDDR3), способный поддерживать требовательные к пропускной способности типы памяти. Также процессор поддерживает полный список периферийных интерфейсов для более гибкой поддержки разных приложений:
- ♦ 2 банка 8 бит/16 бит NOR Flash/SRAM интерфейс
- ♦ 8 банков 8 бит/16 бит асинхронный NAND Flash, LBA NAND Flashинтерфейс и 8 бит синхронный ONFI NAND Flash интерфейс. Оба интерфейса имеют до 60 бит ECC
- ♦ 2 ранга оперативной памяти с поддержкой до 2 ГБ адресного пространства, 16 бит/32 бит DDR3-800, LPDDR2-800, LVDDR3-800
- ♦ 3 канала SD/MMC интерфейса с поддержкой MMC 4.41, SD 3.0, SDIO 3.0 или eMMC
- ♦ 2 канала TFT LCD интерфейса с поддержкой до 5 слоев и 3D дисплея, 1920 х 1080 максимальный размер
- ♦ 2 HDMI TX интерфейса (версии 1.4) с поддержкой 3D-видео 1080 пикселей со скоростью до 30 кадров в секунду
- ♦ 2 канала 8 бит CCIR656 интерфейса и 10 бит/12 бит интерфейс необработанных данных с препроцессором для обработки изображений
- ♦ Множество аудио интерфейсов: 2 двухканальных I2S/PCM интерфейса, один 8-ми канальный I2S/PCM интерфейс и SPDIF TX интерфейс
- ♦ Один USB OTG 2.0 и один USB Host 2.0 интерфейс
- ♦ 10M/100M RMII интерфейс
- ♦ Высокоскоростной АЦП и потоковый TS интерфейс
- ♦ Множество низкоскоростных периферийных интерфейсов: 5 I2C, 4 UART, 2 SPI, 4 PWM
Функции.
1. Микропроцессор.

- ♦ Двух ядерный высокопроизводительный и мало потребляющий ARM Cortex-A9 MP Core процессор
- ♦ Полная реализация архитектуры и системы команд ARM v7-A,поддержка ARM NEON Advanced SIMD (одна инструкция, много данных) для ускоренной обработки сигналов и других медиа вычислений
- ♦ Суперскалярный, переменной длины, c внеочередным исполнением конвейер с модулем динамического предсказания условных переходов, 8 уровней конвейера
- ♦ Включает VFPv3 аппаратное обеспечение операций сложения, вычитания, деления, умножения и квадратного корня с одинарной и двойной точностью
- ♦ SCU обеспечивает согласование памяти между двумя ядрами
- ♦ По отдельному таймеру и сторожевому таймеру на каждое ядро
- ♦ 32 КБ кэш инструкций первого уровня, 32 КБ кэш данных первого уровня с 4-х кратной ассоциативностью
- ♦ 512 КБ объединенный (инструкции + данные) кэш второго уровня
- ♦ Поддержка технологии Trustzone
- ♦ Полная система отладки ARM CoreSight:
- ● Доступность для отладки и трассировки целых систем
- ● Поддержка ETM трассировки
- ● Агрессивная(invasive) и неразрушающая(non-invasive) отладка
- ♦ Четыре отдельных домена питания с поддержкой внутреннего переключения питания на ядра и блоки процессора и внешним включением/выключением в зависимости от выбранного приложением сценария:
- ● PD_A9_0: Первое ядро Cortex-A9 + Neon + FPU + L1 кэш инструкций и данных
- ● PD_A9_1: Второе ядро Cortex-A9 + Neon + FPU + L1 кэш инструкций и данных
- ● PD_DBG : CoreSight-DK для Cortex A9
- ● PD_SCU : SCU + кэш второго уровня
- ♦ Один изолированный домен питания для поддержки DVFS
- ♦ Максимальная частота работы процессора в худшем случае 750 МГц c напряжением ядра 1.0 В, нормальная – 1.1 ГГц с напряжением ядра 1.1 В, максимальная 1.5 ГГц.
2. Организация памяти.
- ♦ Встроенная память
- ● 10 КБ BootROM (загрузочная флэш)
- ● 64 КБ встроенной SRAM для защищенного и незащищенного доступа. Размер защищенной и незащищенной области устанавливается программно
- ● 256 КБ или 512 КБ встроенной SRAM совместно с кэшем второго уровня
- ♦ Внешняя память
- ● DDR3-800, 16/32 битной разрядности данных, 2 ранга, всего 2 ГБ (максимум) адресного пространства, для одного ранга также максимум адресного пространства 2 ГБ
- ● LPDDR-400, 32 битной разрядности данных, 2 ранга, всего 2 ГБ (максимум) адресного пространства, для одного ранга также максимум адресного пространства 2 ГБ
- ● LPDDR2-800, 32 битной разрядности данных, 2 ранга, всего 2 ГБ (максимум) адресного пространства, для одного ранга также максимум адресного пространства 2 ГБ
- ● Асинхронная SRAM/NOR Flash, 8/16 битной разрядности данных, 2 банка, 1 МБ (максимум) адресного пространства на банк
- ● Асинхронная NAND Flash (включая LBA NAND), 8/16 битной разрядности данных, 8 банков, 60 бит ECC
- ● Синхронная ONFI NAND Flash, 8 битной разрядности данных, 8 банков, 60 бит ECC
3. Внутренняя память.
- ♦ Встроенная BootROM (загрузочная флэш)
- ● Размер: 10 КБ
- ● Поддержка загрузки системы со следующих устройств:
- ■ 8/16 битной асинхронной NAND Flash
- ■ 8 битной ONFI NAND Flash
- ■ SPI0 интерфейс
- ■ eMMC интерфейс
-
- ● Поддержка загрузки системного кода по следующим интерфейсам:
- ■ USB OTG интерфейс
- ■ UART0 интерфейс
- ● Поддержка загрузки системного кода по следующим интерфейсам:
- ♦ Встроенная SRAM
- ● Размер: 64 КБ
- ● Поддержка защищенного и незащищенного доступа
- ● Размер защищенной и незащищенной области устанавливается программно
- ● Защищенной областью может быть 0 КБ, 4 КБ, 8 КБ, 12 КБ, 16 КБ,…, 60 КБ, 64 КБ
- ♦ 256 КБ или 512 КБ встроенной SRAM совместно с кэшем второго уровня для Cortex-A9, размер устанавливается программно
4. Внешняя память или устройства хранения.

- ♦ Интерфейс динамической памяти (DDR3/LPDDR/LPDDR2)
- ● Совместим со стандартом JEDEC DDR3/LPDDR/LPDDR2 SDRAM
- ● Скорости передачи данных до 800 Мбит/с (400 МГц) для DDR3/LPDDR2 и до 400 Мбит/с (200 МГц) для LPDDR
- ● Поддержка до 2 рангов памяти(сигналов CS – выбор чипа), 2 ГБ (всего) адресного пространства и максимум до 2 ГБ адресного пространства на ранг, что конфигурируется программно
- ● 16 бит/32 бит разрядность шины данных устанавливается программно
- ● 5 хост портов с 64-битным интерфейсом AXI шины для системного доступа, частота AXI шины асинхронна с тактовой частотой DDR
- ● Программируемые временные параметры для поддержки DDR3/LPDDR/LPDDR2 SDRAM от различных производителей
- ● Продвинутое планирование и перестановка команд для максимального использования шины
- ● Режимы малой мощности, такие как отключения питания и самостоятельное обновление для DDR3/LPDDR/LPDDR2; остановка тактирования и глубокое отключения питания для LPDDR/LPDDR2 SDRAM
- ● Компенсация временных задержек, вызванных конструкциями плат и переменные задержки через программируемые конвейеры
- ● Встроенный детектор динамического дрейфа частоты в PHY для компенсации этих отклонений контроллером
- ● Программируемый выход и ODT импеданс с динамической компенсацией PVT
- ● Поддержка одного энергосберегающего режима работы: отключение питание DDR PHY и большинство DDR сигналов ввода-вывода, за исключением двух CS и двух CKE выходных сигналов, SDRAM работает в режиме самообновления, чтобы предотвратить потерю данных
- ♦ Интерфейс статической памяти (ASRAM/Nor Flash)
- ● Совместим со стандартом асинхронной SRAM или Nor Flash
- ● Поддержка до двух банков (CS – сигналов выбора чипа), максимум 1МБ адресного пространства на банк
- ● Для банка 0, разрядность шины данных устанавливается программно 8 бит/16 бит, для банка 1, разрядность шины данных фиксирована 16 бит
- ● Поддержка отдельных линий шины данных и шины адреса, также поддержка мультиплексного режима шины данных и шины адреса для сохранения свободных линий ввода/вывода
- ♦ Интерфейс NAND Flash
- ● Поддержка 8 битных/16 битных асинхронных NAND flash, до 8 банков
- ● Поддержка 8 битных синхронных DDR NAND flash, до 8 банков
- ● Поддержка LBA NAND flash в асинхронном или синхронном режиме
- ● Аппаратный ECC до 60 бит
- ● Для DDR NAND Flash поддерживаются делители частоты 1/4 или 1/8, максимальная частота работы 75 МГц
- ● Для асинхронных NAND flash, поддерживается конфигурируемые временные настройки, максимальная скорость передачи данных 16 бит/цикл
- ● Встроенный специальный интерфейс DMA для передачи данных
- ● Также поддерживается передача данных вместе с основным DMAC1 в SoC системе
- ♦ Интерфейс eMMC
- ● Совместим со стандартом iNAND интерфейса
- ● Поддержка протокола MMC 4.41
- ● Обеспечивает последовательность команд начальной загрузки для внешних eMMC устройств
- ● Поддержка одного комбинированного FIFO (32 х 32 бит) для операций передачи и приема данных
- ● Поддержка предотвращения переполнения и опустошения FIFO путем автоматической остановки тактирования карты
- ● Поддержка генерации CRC и обнаружения ошибок
- ● Поддержка подтяжки хостом управляющих сигналов для обнаружения карты и ее инициализации, а также для защиты от записи
- ● Внутренний делитель частоты для программного контроля скорости передачи данных
- ● Поддержка размеров блока от 1 до 65535 байт
- ● Разрядность шины данных 8 бит
- ♦ Интерфейс SD/MMC
- ● Совместим с SD 3.0, MMC 4.41
- ● Поддержка одного комбинированного FIFO (32 х 32 бит) для операций передачи и приема данных
- ● Поддержка предотвращения переполнения и опустошения FIFO путем автоматической остановки тактирования карты
- ● Поддержка генерации CRC и обнаружения ошибок
- ● Поддержка подтяжки хостом управляющих сигналов для обнаружения карты и ее инициализации, а также для защиты от записи
- ● Внутренний делитель частоты для программного контроля скорости передачи данных
- ● Поддержка размеров блока от 1 до 65535 байт
- ● Разрядность шины данных имеет гибкую настройку для поддержки 1 бит/4 бит для SD режима и 1 бит/4 бит/8 бит для MMC режима
5. Системные компоненты.
- ♦ CRU (модуль тактирования и сброса)
- ● Поддержка индивидуального тактирования всех компонентов внутри RK3066
- ● Поддержка управления сбросом как всего SoC сразу, так и индивидуально каждого компонента в отдельности
- ● Поддержка гибкой настройки частоты, включая различные источники частоты, мультиплексоры частоты и делители частоты
- ● До 1.5 ГГц выходная частота для всех PLL
- ● Один генератор частоты 24 МГц и 4 встроенных PLL
- ♦ PMU (модуль управления питанием)
- ● 7 режимов работы (медленный режим, нормальный режим, режим ожидания, режим глубокого ожидания, режим остановки, режим сна, режим отключения питания) для энергосбережения с помощью разной частоты работы или индивидуального тактирования внутренних модулей или включением/выключением доменов питания
- ● Множество источников пробуждения в различных режимах
- ● 9 отдельных доменов питания с функцией программного включения/выключения для различных прикладных задач
- ♦ Таймеры
- ● 3 встроенных 32 битных таймера с поддержкой прерываний
- ● Поддержка двух режимов работы: в свободном запуске и пользовательский счет
- ● Поддержка мониторинга состояния работы таймеров
- ● Фиксированная входная частота 24 МГц
- ♦ PWM (широтно-импульсные модуляторы)
- ● 4 встроенных широтно-импульсных модулятора с поддержкой прерываний
- ● Программируемый 4 битный масштабирующий коэффициент с частоты APB шины
- ● Встроенная функция 32 битного таймера/счетчика
- ● Поддержка одиночного запуска или непрерывной широтно-импульсной модуляции
- ● Поддержка маскируемых прерываний
- ● Обеспечивает опорный режим и выходной сигнал различной скважности
- ● Обеспечивает режим захвата и измерения скважности входного сигнала
- ♦ Сторожевой таймер (WDT)
- ● Разрядность 32 бита
- ● Тактовая частота счетчика берется от APB шины
- ● Счетчик отсчитывает от заданного значения до 0, для индикации тайм-аута
- ● WDT может выполнять два вида операций, когда тайм-аут случается:
- ■ Сгенерировать сброс системы
- ■ Сначала сгенерировать прерывание и если обработчик прерывания не очистит флаг, то во время второго таймаута сгенерировать сброс системы
-
- ● Программируемая длительность импульса сброса
- ● Всего 16 определённых диапазонов периода таймаута
- ♦ Архитектура шины
- ● 64 разрядная многослойная AXI/AHB/APB композитная архитектура шины
- ● Пять встроенных AXI соединений:
- ■ Центральный процессор соединен с тремя 64 разрядными AXI master, двумя 64 разрядными AXI slave, одним 32 разрядным AHB master и множеством 32 разрядных AHB/ APB slave
- ■ Периферийные модули соединены с двумя 64 разрядными AXI master, одним 64 разрядным AXI slave, одним 32 разрядным AXI slave, четырьмя 32 разрядными AHB master и множеством 32 разрядных AHB/ APB slave
- ■ Дисплей соединен с шестью 64 разрядными AXI master и одним 32 разрядным AHB slave
- ■ Графический процессор соединен с одним 128 разрядным AXI master и одним 32 разрядным APB slave, они типа «точка-точка» AXI-Lite архитектуры
- ■ VCODEC (видео кодер/декодер) соединен также с одним 64 разрядным AXI master и одним 32 разрядным AHB slave, они типа «точка-точка» AXI-Lite архитектуры
-
- ● Для каждого соединения с AXI/AHB/APB шиной, тактовая частота для AXI/AHB/APB доменов всегда синхронна, и поддерживаются различные целочисленные делители для нее
- ● Различные гибкие решения на основе QoS алгоритмов для улучшения пропускной способности шины
- ♦ Контроллер прерываний
- ● Поддержка 3 источников прерываний типа PPI (Private Peripheral Interrupt) и 76 источников типа SPI (Shared Peripheral Interrupt) входящих от различных компонентов внутри RK3066
- ● Поддержка 16 программных прерываний
- ● Входной уровень сигнала прерывания фиксированный и всегда высокий
- ● Два выходных прерывания (nFIQ и n IRQ) на каждое ядро Cortex-A9, оба активны низким уровнем сигнала
- ● Поддержка различных приоритетов для каждого источника прерывания, конфигурируется программным обеспечением
- ♦ DMA контроллер (DMAC)
- ● DMA построен на базе микро-кодовых программ
- ● Специальный набор инструкций обеспечивает гибкость для программирования DMA передач данных
- ● Список DMA функций полностью поддерживает фрагментированный ввод/вывод (scatter/gather I/O)
- ● Поддержка внутреннего кэша инструкций
- ● Встроенный управляющий поток DMA
- ● Поддержка типов передачи данных от памяти к памяти, от памяти к периферийным блокам, от периферийных блоков к памяти
- ● Сигнализирует возникновение различных событий DMA, используя выходные сигналы прерывания
- ● Сопоставление отношения каждого канала и различных выходов прерываний настраивается программно
- ● Два встроенных DMA контроллера, DMAC0 для центрального процессора и DMAC1 для периферийных систем
- ● DMAC0 особенности:
- ■ всего 6 каналов
- ■ 11 аппаратных запросов от периферийных систем
- ■ 2 выходных прерывания
- ■ Сдвоенный APB slave интерфейс для конфигурации регистров, определяемый как защищенный и как незащищенный
- ■ Поддержка TrustZone технологии и защищенное состояние для каждого канала DMA задаваемое программно
-
- ● DMAC1 особенности:
- ■ всего 7 каналов
- ■ 13 аппаратных запросов от периферийных систем
- ■ 2 выходных прерывания
- ■ Не поддерживает TrustZone технологию
- ● DMAC1 особенности:
- ♦ Система защиты
- ● Поддержка TrustZone технологии для следующих компонентов внутри RK3066:
- ■ Cortex-A9 – поддержка защищенного и незащищенного режима, переключается программно
- ■ DMAC0 – поддержка несколько специализированных каналов работающих только в защищенном режиме
- ■ eFuse – доступен только Cortex-A9 в защищенном режиме
- ■ Встроенная память – часть пространства адресуется только в защищенном режиме, детальный размер устанавливается программно совместно с TZMA (адаптер памяти TrustZone) и TZPC (контроллер защиты TrustZone)
- ● Поддержка TrustZone технологии для следующих компонентов внутри RK3066:
6. Видео кодер/декодер (Video CODEC).
- ♦ Совместно используемая внутренняя память и интерфейс c шиной для видео декодера и кодера
- ♦ Видео Декодер
- ● Декодирование в реальном времени видео MPEG-1, MPEG-2, MPEG-4,H.263, H.264, AVS, VC-1,RV, VP6/VP8, Sorenson Spark, MVC
- ● Поддержка обнаружения ошибок и маскировка для всех видео форматов
- ● Выходные форматы данных YUV420 полупланарный , и YUV400 (монохромный) также поддерживаются для H.264
- ● H.264 до HP уровня 4.2 : 1080p@60fps (1920×1088)
- ● MPEG-4 до ASP уровня 5 : 1080p@60fps (1920×1088)
- ● MPEG-2 до MP : 1080p@60fps (1920×1088)
- ● MPEG-1 до MP : 1080p@60fps (1920×1088)
- ● H.263 : 576p@60fps (720×576)
- ● Sorenson Spark : 1080p@60fps (1920×1088)
- ● VC-1 до AP уровня 3 : 1080p@30fps (1920×1088)
- ● RV8/RV9/RV10 : 1080p@60fps (1920×1088)
- ● VP6/VP8 : 1080p@60fps (1920×1088)
- ● AVS : 1080p@60fps (1920×1088)
- ● MVC : 1080p@60fps (1920×1088)
- ● Для AVS, 4:4:4 выборки не поддерживаются
- ● Для H.264, Обрезка изображения не поддерживается
- ● Для MPEG-4,GMC не поддерживается
- ● Для VC-1, масштабирование и отображение диапазона поддерживаются в постпроцессоре изображения
- ● Для MPEG-4 SP/H.263/Sorenson spark, используется модифицированный H.264 контурный фильтр для реализации фильтра удаления блочности в постпроцессорном модуле
- ♦ Видео Кодер
- ● Поддержка видео кодера для H.264 (BP@level4.0, MP@level4.0, HP@level4.0), MVC и VP8
- ● Поддержка только I и P слоев, B слои не поддерживаются
- ● Поддержка устойчивости к ошибкам на основе ограниченного внутреннего предсказания и слоев
- ● Форматы входных данных:
- ■ YCbCr 4:2:0 планарный
- ■ YCbCr 4:2:0 полупланарный
- ■ YCbYCr 4:2:2
- ■ CbYCrY 4:2:2 с чередованием
- ■ RGB444 и BGR444
- ■ RGB555 и BGR555
- ■ RGB565 и BGR565
- ■ RGB888 и BRG888
- ■ RGB101010 и BRG101010
-
- ● Размер изображения от 96×96 до 1920×1088(Full HD)
- ● Максимальная частота кадров до 30 кадров в секунду при разрешении 1920×1080
- ● Поддерживаемая скорость потока данных от 10 Кб/с до 20 Мб/с
7. JPEG кодер/декодер.
- ♦ JPEG декодер
- ● Форматы входного JPEG файла : YCbCr 4:0:0, 4:2:0, 4:2:2, 4:4:0, 4:1:1 и 4:4:4 выборки
- ● Выходные форматы RAWизображения : YCbCr 4:0:0, 4:2:0, 4:2:2, 4:4:0, 4:1:1 и 4:4:4 полупланарный
- ● Размер декодируемого изображения от 48×48 до 8176×8176 (66.8 Мп)
- ● Максимальная скорость потока данных до 76 миллионов пикселей в секунду
- ♦ JPEG кодер
- ● Формат входных RAW изображений:
- ■ YCbCr 4:2:0 планарный
- ■ YCbCr 4:2:0 полупланарный
- ■ YCbYCr 4:2:2
- ■ CbYCrY 4:2:2 с чередованием
- ■ RGB444 и BGR444
- ■ RGB555 и BGR555
- ■ RGB565 и BGR565
- ■ RGB888 и BRG888
- ■ RGB101010 и BRG101010
- ● Формат входных RAW изображений:
-
- ● Выходной JPEG файл: JFIF формат версии 1.02 или Non-progressive JPEG
- ● Размер кодируемого изображения от 96×32 до 8192×8192 (67.1 Мп)
- ● Максимальная скорость потока данных до 90 миллионов пикселей в секунду
8. Улучшение изображения.
- ♦ Препроцессор изображения
- ● Используется только совместно с HD видео кодером внутри RK3066, не поддерживает автономный режим работы
- ● Обеспечивает конвертацию цветового пространства RGB в YCbCr 4:2:0, совместимую с BT.601, BT.709 или пользовательскими коэффициентами
- ● Обеспечивает конвертацию цветового пространства YCbCr4:2:2 в YCbCr4:2:0
- ● Поддержка операций обрезания кадров с 8192×8192 до любого поддерживаемого кодером размера
- ● Поддержка поворота изображения от 90 до 270 градусов
- ♦ Видео стабилизация
- ● Работает в комбинированном режиме совместно с HD видео кодером внутри RK3066 и в автономном режиме
- ● Адаптивный фильтр компенсации движения
- ● Поддержка обнаружения сцены от видео потока и кодирования ключевого кадра, когда замечено изменение сцены
- ♦ Постпроцессор изображения (встроенный в видео декодер)
- ● Скомбинированный вместе с HD видео декодером и JPEG декодером, постпроцессор может принимать данные напрямую с выхода декодера, для уменьшения нагрузки на шину данных
- ● Также может работать и в автономном режиме, входные данные могут быть от интерфейса с камерой или любые другие данные изображения, хранящиеся во внешней памяти
- ● Входные форматы данных:
- ■ любой формат сгенерированный видео декодером в комбинированном режиме работы
- ■ YCbCr 4:2:0 полупланарный
- ■ YCbCr 4:2:0 планарный
- ■ YCbYCr 4:2:2
- ■ YCrYCb 4:2:2
- ■ CbYCrY 4:2:2
- ■ CrYCbY 4:2:2
-
- ● Выходные форматы данных:
- ■ YCbCr 4:2:0 полупланарный
- ■ YCbYCr 4:2:2
- ■ YCrYCb 4:2:2
- ■ CbYCrY 4:2:2
- ■ CrYCbY 4:2:2
- ■ Полностью конфигурируемые длины канала ARGB и расположения в 32 битах, таких как ARGB8888, RGB565, ARGB4444 и т.д.
- ● Выходные форматы данных:
-
- ● Размер входного изображения:
- ■ В комбинированном режиме: от 48×48 до 8176×8176 (66.8 Мп)
- ■ В автономном режиме: ширина от 48 до 8176, высота от 48 до 8176, и максимальный размер ограничен до 16.7 Мп
- ■ Шаг размера 16 пикселей
- ● Размер входного изображения:
-
- ● Размер выходного изображения: от 16×16 до 1920×1088 (горизонтальный шаг размера 8 пикселей, вертикальный шаг 2 пикселя)
- ● Поддержка масштабирующего увеличения:
- ■ Бикубическая полиномиальная интерполяция с фильтром 4-го порядка по горизонту и фильтром 2-го порядка по вертикали
- ■ Произвольный масштабный коэффициент отдельно для обеих размерностей, поддержка дробных коэффициентов
- ■ Максимальная выходная ширина изображения – в 3 раза увеличенная входная
- ■ Максимальная выходная высота изображения – в 3 раза увеличенная входная
-
- ● Поддержка масштабирующего уменьшения:
- ■ Произвольный масштабный коэффициент отдельно для обеих размерностей, поддержка дробных коэффициентов
- ■ Неограниченный масштабный коэффициент уменьшения
- ● Поддержка масштабирующего уменьшения:
-
- ● Обеспечивает конвертацию цветового пространства YUV в RGB, совместимую с BT.601-5, BT.709 или пользовательскими коэффициентами
- ● Поддержка размытия (2х2 упорядоченное пространственное размытие, для точности канала RGB на 4,5,6 битов)
- ● Поддержка программируемого альфа канала и операции альфа смешивания со следующими входными форматами наложения:
- ■ 8 бит альфа +YUV444, big endian канал с AYUV8888
- ■ 8 бит альфа +24 бит RGB, big endian канал с ARGB8888
-
- ● Поддержка деинтерлейсинга с условной пространственной deinterlace фильтрацией, совместим только с входным форматом YUV420
- ● Поддержка корректировки контраста, яркости, насыщенности цвета RGB изображения
- ● Поддержка обрезки изображения и цифрового увеличения только для JPEG или в автономном режиме работы
- ● Поддержка картинки в картинке
- ● Поддержка поворота изображения (горизонтальное отражение, вертикальное отражение, поворот на 90,180 или 270 градусов)
- ♦ Постпроцессор изображения (автономный)
- ● Режим из памяти в память (memory to memory mode)
- ● Входные форматы данных и размеры:
- ■ RGB888: от 16×16 до 8191×8191
- ■ RGB565: от 16×16 до 8191×8191
- ■ YUV422/YUV420: от 16×16 до 8190×8190
- ■ YUV444: от 16×16 до 8190×8190
-
- ● Предварительный масштабатор:
- ■ целочисленный коэффициент масштабного уменьшения (коэффициенты: 1/2,1/3,1/4,1/5,1/6,1/7,1/8) с линейным фильтром
- ■ Деинтерлейсинг (до 1080i) для поддержки YUV422 и YUV420 входных форматов
- ● Предварительный масштабатор:
-
- ● Постмасштабатор:
- ■ масштабное уменьшение с произвольным нецелочисленным коэффициентом от 1/2 до 1
- ■ масштабное увеличение с произвольным нецелочисленным коэффициентом от 1 до 4
- ■ фильтр 4-ого порядка по вертикали и 2-ого порядка по горизонтали
- ■ Максимальная ширина выходного изображения после постмасштабатора 4096 пикселей
- ● Постмасштабатор:
-
- ● Поддержка поворота изображения на 90,180 или 270 градусов и X-отражение, Y- отражение
9. Графический движок.
- ♦ 3D Графический движок
- ● Совместимость с OpenGL ES1.1 и 2.0, OpenVG1.1
- ● Четыре встроенных шейдер ядра
- ● Разделение вершинных (геометрических) и фрагментных (пиксельных) вычисления для максимальной параллельной пропускной способности
- ● Единая шейдерная архитектура
- ● Обеспечивает MMU и кэш второго уровня размером 128 КБ
- ● Скорость построения треугольников: 30 М треугольников/сек
- ● Скорость отрисовки пикселей: 1.4 Гп/сек
- ♦ 2D Графический движок
- ● Скорость отрисовки пикселей: 300 Мп/сек без масштабирования, 150 Мп/сек с билинейным масштабированием, 75 Мп/сек с бикубическим масштабированием
- ● Битовые BLIT операции с поддержкой BLIT растяжения, простой BLIT и BLIT фильтр
- ● Цветовая заливка с заливкой градиента и заливка по шаблону (паттерну)
- ● Рисование линий с фильтром сглаживания и определенной шириной
- ● Высокопроизводительное растягивание и сжимание
- ● Монохромное расширение для текстового рендеринга
- ● ROP2, ROP3, ROP4 полное альфа-смешивание и прозрачность
- ● Режимы альфа смешивания, включая Java 2 правила композиции Портера-Даффа, цветовую рирпроекцию и шаблонную маску
- ● 8K x 8K растровая 2D координатная система
- ● Поворот на любые углы со сглаживанием на каждом 2D примитиве
- ● Программируемый бикубический фильтр для поддержки масштабирования изображения
- ● Смешивание, масштабирование и вращение поддерживается за один проход для BLIT операций растягивания
- ● Исходные форматы:
- ■ ABGR8888, XBGR888, ARGB8888, XRGB888
- ■ RGB888, RGB565
- ■ RGBA5551, RGBA4444
- ■ YUV420 планарный, YUV420 полупланарный
- ■ YUV422 планарный, YUV422 полупланарный
- ■ BPP8, BPP4, BPP2, BPP1
-
- ● Выходные форматы:
- ■ ABGR8888, XBGR888, ARGB8888, XRGB888
- ■ RGB888, RGB565
- ■ RGBA5551, RGBA4444
- ■ YUV420 планарный, YUV420 полупланарный только в режиме фильтрации и предварительного масштабирования
- ■ YUV422 планарный, YUV422 полупланарный только в режиме фильтрации и предварительного масштабирования
- ● Выходные форматы:
10. Видео входы/выходы.
- ♦ Интерфейс камеры
- ● 2 независимых контроллера интерфейса с камерой
- ● Поддержка до 5 Мп
- ● 8 бит CCIR656 (PAL/NTSC) интерфейс
- ● 8 бит/10 бит/12 бит RAW интерфейс
- ● YUV422 формат входных данных с регулируемой YUV последовательностью
- ● YUV422, YUV420 выходной формат с раздельным Y и UV пространством
- ● Поддержка картинки в картинке (PIP)
- ● Поддержка простых эффектов для изображения, таких как сепия, негатив, художественное замораживание, рельефность и т.д..
- ● Поддержка статической гистограммы статистики и статистики баланса белого
- ● Поддержка обрезания изображения под окно любого размера
- ● Поддержка масштабирования с произвольным нецелочисленным коэффициентом от 1/8 до 8
- ♦ Интерфейс дисплея
- ● Два независимых дисплей контроллера для HDMI и двух панельного TFT дисплея
- ● Поддержка LCD TFT панелей с разрешением до 1920×1080
- ● Поддержка выхода HDMI 1.4 с разрешением 1080p@30fps
- ● Поддержка ТВ интерфейса с ITU-R BT.656 (8 бит, 480i/576i/1080i)
- ● Параллельный RGB LCD интерфейс: RGB888 (24 бит), RGB666 (18 бит), RGB565 (15 бит)
- ● Последовательный RGB LCD интерфейс: 3×8 бит с поддержкой RGB delta, 3×8 бит с дополнением фиктивными данными (dummy data), 16 бит дополняемый 8 битами
- ● Микроконтроллерный LCD интерфейс: i8080 до 24 бит RGB
- ● 5 дисплейных слоев:
- ■ Один фоновый слой с программируемым 24 битным цветом
- ■ Один видео слой (win0)
- ► RGB888, ARGB888, RGB565, YUV422, YUV420, AYUV
- ► максимальное разрешение 1920×1080
- ► масштабирующий движок с произвольным нецелочисленным коэффициентом в интервале от 1/8 до 8
- ► 256 уровней альфа смешивания
- ► Поддержка цветового ключа прозрачности
- ► Поддержка 3D дисплея
-
-
- ■ Один видео слой (win1)
- ► RGB888, ARGB888, RGB565, YUV422, YUV420,AYUV
- ► максимальное разрешение 1920×1080
- ► масштабирующий движок с произвольным нецелочисленным коэффициентом в интервале от 1/8 до 8
- ► 256 уровней альфа смешивания
- ► Поддержка цветового ключа прозрачности
- ■ Один видео слой (win1)
-
-
-
- ■ Один OSD слой(win2)
- ► RGB888, ARGB888, RGB565, 1/2/4/8BPP
- ► 256 уровней альфа смешивания
- ► Поддержка цветового ключа прозрачности
- ■ Один OSD слой(win2)
-
-
-
- ■ Аппаратный курсор (win3)
- ► 2 битный цвет
- ► максимальное разрешение 64×64
- ► 3-цвета и режим прозрачности
- ► 2-цвета + прозрачность + инвертированный режим
- ► 16 уровней альфа смешивания
- ■ Аппаратный курсор (win3)
-
-
- ● Поддержка поворота на 180градусов в комбинированном режиме с LCD контроллером или отдельно
- ● 3 × 256 × 8 бит дисплейные таблицы LUT
- ● Win0 и Win1 слои могут накладываться друг на друга с подменой
- ● Поддержка преобразования цветового пространства: YUV в RGB и RGB в YUV
- ● Поддержка Deflicker(фильтр подавления мерцания) для интерлейсного выхода
- ● Поддержка операций репликации (16 бит в 24 бита) и размытия (24 бита в 16/18 бит)
- ♦ HDMI TX 1.4
- ● Совместимость с HDMI версии 1.4a, HDCP ревизии 1.4 и DVI версии 1.0
- ● Поддержка цифрового ТВ (DTV) от 480i до 1080i/p HD разрешения, и ПК с VGA в UXGA
- ● Поддержка 3D и 2048×4096 разрешения видео
- ● Программируемы двух поточный преобразователь цвнтового пространства
- ● Совместимость с EIA/CEA-861D
- ● Поддерживается глубина цвета до 12 бит на пиксель
- ● xvYCC улучшенная колориметрия
- ● Передача пакета Gamut Metadata (Метаданные палитры)
- ● Поддержка входных цифровых видео форматов RGB, YCbCr включая ITU.656
- ● 36 бит RGB/YCbCr 4:4:4, 16/20/24 бит YCbCr 4:2:2 , 8/10/12bit YCbCr 4:2:2 (ITU.601 и 656)
- ● Поддержка стандартного SPDIF для стерео или сжатого аудиопотока до 192 КГц
- ● Поддержка PCM, Dolby digital, DTS цифровых аудио форматов посредством четырехбитного I2S (до 8 каналов) совместимого с IEC60958 или IEC61937
- ● Поддержка однобитного аудио формата (Super Audio CD)
- ● Поддержка аудиоформатов с высоким битрейтом
- ● Master I2C интерфейс для подключения к DDC (дисплейный канал данных)
- ● Регистры конфигурации программируются через параллельный интерфейс
- ● Широкая пропускная способность канала, до 2.2 Гб/сек
11. Аудио интрефейсы.
- ♦ I2S/PCM 8-ми канальный
- ● До 8 каналов (4xTX , 4xRX)
- ● Разрядность аудио данных от 16 бит до 32 бит
- ● Частота дискретизации до 192 КГц
- ● Обеспечивает режимы работы master и slave, конфигурируется программно
- ● Поддержка 3 I2S форматов (нормальный, с левосторонним выравниванием, правостороннее выравниванием)
- ● Поддержка 4 PCM форматов (с опережением, с опозданием 1, с опозданием 2, с опозданием 3)
- ● I2S и PCM не могут быть использоваться одновременно
- ♦ I2S/PCM 2-ух канальный
- ● 2 независимых канала (2xTX, 2xRX)
- ● Разрядность аудио данных от 16 бит до 32 бит
- ● Частота дискретизации до 192 КГц
- ● Обеспечивает режимы работы master и slave, конфигурируется программно
- ● Поддержка 3 I2S форматов (нормальный, с левосторонним выравниванием, правостороннее выравниванием)
- ● Поддержка 4 PCM форматов (с опережением, с опозданием 1, с опозданием 2, с опозданием 3)
- ● I2S и PCM не могут быть использоваться одновременно
- ♦ SPDIF
- ● Разрядность аудио данных: 16 бит/20 бит/24 бит
- ● Программно конфигурируемая частота дискретизации (48 КГц, 44.1 КГц, 32 КГц)
- ● Стерео воспроизведение голоса двумя каналами
12. Внешние интерфейсы.

- ♦ SDIO interface
- ● Совместимость с SDIO 3.0 протоколом
- ● Поддержка предотвращения переполнения и опустошения FIFO с помощью автоматической остановки тактового сигнала карты
- ● 4 бита разрядность шины данных
- ♦ Высокоскоростной ADC & TS потоковый интерфейс
- ● Поддержка двухканального 8 бит/10 бит интерфейса
- ● Поддержка работы в режиме DMA и в режиме прерываний
- ● Поддержка 8 битного потокового TS интерфейса
- ● Поддержка PID фильтров:
- ■ Скомбинированы вместе с высокоскоростным интерфейсом АЦП для реализации фильтрации оригинальных TS данных
- ■ Обеспечивает PID фильтр до 64 PID каналов одновременно
- ■ Поддержка обнаружения синхробайта в заголовке транспортного пакета
- ■ Поддержка механизма обнаружения потерянного пакета при условии ограничения пропускной способности
- ♦ MAC 10/100M Ethernet Контроллер
- ● Полностью совместимый со стандартом IEEE802.3u Ethernet Media Access Controller(MAC)
- ● Поддержка 10 Мб/сек и 100 Мб/сек скорости приема и передачи данных
- ● Автоповтор и автоматическое удаление фрэйма коллизии
- ● Поддержка полнодуплексного режима
- ● Поддержка управления потоком в режиме полного дуплекса с помощью PAUSE frame
- ● Фильтрация адреса (broadcast, multicast, logical, physical)
- ● Поддержка только RMII режима
- ● В RMII режиме, тактовая частота может быть от RK3066 или от внешнего контроллера Ethernet PHY
- ♦ SPI контроллер
- ● 2 канала
- ● Поддержка программно конфигурируемых режимов Master и Slave
- ● Поддержка работы в режиме DMA или в режиме прерываний
- ● Два встроенных FIFO по 32×16 бит для TX и RX операций соответственно
- ● Поддержка 2 выходов выбора чипа (chip-selects) в режиме Master
- ♦ UART контроллер
- ● 4 канала
- ● Поддержка работы в режиме DMA или в режиме прерываний
- ● Для UART1/UART2/UART3 два встроенных FIFO по 32Б для TX и RX операций соответственно
- ● Для UART0 два встроенных FIFO по 64Б для TX и RX операций соответственно
- ● Поддержка 5 бит,6 бит,7 бит и 8 бит разрядных данных для приема и передачи
- ● Стандартные для асинхронных каналов служебные биты, такие как start, stop и parity
- ● Поддержка различных источников входной частоты для UART контроллера для достижения скорости передачи/приема данных до 4 Мбод или других специальных скоростей
- ● Поддержка нецелочисленных делителей тактовой частоты для генерации скорости приема и передачи данных
- ● Режим автоматического управления потоком данных предусмотрен только для UART0, UART1, UART2
- ♦ I2C контроллер
- ● 5 каналов
- ● Поддержка режима работы Multi-master
- ● Поддержка 7-ми битной и 10-ти битной адресации
- ● Программно устанавливаемая частота передачи и приема данных, до 400 Кб/с в режиме «fast»
- ● Последовательные 8-ми разрядные и двунаправленные передачи данных могут быть проведены на скорости 100 Кб/с в режиме «standard»
- ♦ GPIO (General Purpose Input/Output – порты ввода/вывода общего назначения)
- ● 6 групп портов GPIO (GPIO0~GPIO4, GPIO6), 32 порта GPIO на группу GPIO0~GPIO4, и 16 портов на GPIO6, всего 176 портов GPIO
- ● Все GPIO порты могут использоваться для генерации прерывания ядрам Cortex-A9
- ● Порты группы GPIO6 могут быть использованы для «пробуждения» системы из режима остановки, сна или энергосбережения
- ● Ко всем GPIO портам может программным способом подключаться подтягивающий резистор к питанию (pull-up) или к земле (pull-down)
- ● Все порты по умолчанию подтянуты к питанию или к земле за исключением GPIO15 (PWM 3)
- ● Все GPIO порты после подачи питания находятся в режиме входов – режим по умолчанию
- ♦ USB Host2.0
- ● Совместимость с USB Host2.0 спецификацией
- ● Поддержка режимов: high-speed (480 Мб/сек), full-speed (12 Мб/сек) и low-speed (1.5 Мб/сек)
- ● Обеспечивает 16 каналов в режиме «Хост»
- ● Поддержка циклических передач в режиме host
- ♦ USB OTG2.0
- ● Совместимость с USB OTG2.0 спецификацией
- ● Поддержка high-speed (480Mб/сек), full-speed (12Мб/сек) и low-speed (1.5Мб/сек) режимов
- ● Поддержка до 9 конечных точек в режиме «Устройство», в дополнение к конечной точке 0
- ● Поддержка до 6 входных конечных точек в режиме «Устройство», включая конечную точку 0
- ● Конечные точки 1/3/5/7 могут использоваться только как входные конечные точки
- ● Конечные точки 2/4/6 могут использоваться только как выходные конечные точки
- ● Конечные точки 8/9 могут использоваться как входные и выходные конечные точки
- ● Обеспечивает до 9 каналов в режиме «Хост»
13. Остальное.
- ♦ Температурный датчик
- ● 2 датчика на базе биполярных транзисторов
- ● 2 канала 12 разрядного АЦП последовательного приближения (SAR ADC)
- ● Погрешность измерения температуры ± 5 градусов
- ♦ АЦП последовательного приближения (SAR-ADC)
- ● Четыре 10-ти разрядных канала
- ● Скорость преобразования варьируется от 0.1 до 1 Msps (sps – выборка в секунду)
- ● Частота входного сигнала АЦП не должна превышать 1МГц
- ● DNL (differential nonlinearity – дифференциальная нелинейность) меньше чем ±1 LSB, INL (integral nonlinearity – интегральная нелинейность) меньше чем ±2.0 LSB
- ● Ток в энергосберегающем режиме не более 0.5 мкА для аналоговой и цифровой логики
- ● Питание аналогового интерфейса 2,5 В (± 10%)
- ♦ eFuse
- ● 256 бит (32×8) высокой плотности электронный предохранитель
- ● Условия программирования: VDDQ должно быть 2.5 В (±10%)
- ● Время программирования около 4~6 мкс
- ● Условия чтения: VDDQ должно быть 0 В или брошено
- ● Поддерживает режим энергосбережения и ожидания
- ♦ Диапазон напряжений питания
- ● Питание ядра 1.1 В (± 10%)
- ● Питание линий и интерфейсов ввода/вывода 3.3 В, 2.5 В или 1.8 В (± 10%)
- ♦ Технологический процесс
- ● TSMC 40 нм LP
- ♦ Тип корпуса
- ● TFBGA453LD 19 мм х 19 мм (размер шарика 0.4 мм; шаг шариков 0.8 мм)
|
|
|
|
|
|
Ссылки:
Официальный сайт компании RockChip
Документы:
Краткое описание Rockchip RK3066 RK3066_datasheet_brief.pdf
Краткое техническое руководство Rockchip RK3066 RK30xx_TRM_Rev2_0_p25_38.pdf
Типовая схема планшета на Rockchip RK3066 RK3066_MID.pdf
Техническое описание ядра ARM Cortex-A9 MP Core Cortex_a9_mpcore_r4p0_trm.pdf
Техническое описание ARM Cortex-A9 NEON Cortex_a9_neon_mpe_r4p0_trm.pdf
Техническое описание ARM Cortex-A9 FPU Cortex_a9_fpu_r4p0_trm.pdf
Теги: ARM Cortex-A9, RockChip RK3066, Двухъядерные процессоры2012-07-11 Kelder